PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-112244

(43) Date of publication of application: 23.04.1999

(51)Int.CI.

H03F 3/181

(21)Application number: 09-274610

(71)Applicant: NEC CORP

(22)Date of filing:

07.10.1997

(72)Inventor: SAITO MASAFUMI


SAKON ATSUSHI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To suppress fluctuation in the level of a signal to be inputted to an analog circuit without increasing cost.

SOLUTION: When a selection signal ϕ1 reaches a high level and a switch SW1A is closed, a switch SW1B is also closed. Thus, an output signal from an operational amplifier AMP1 is given to an analog circuit 1 through the switch SW1A. Simultaneously the signal at the input side of the analog circuit 1 is given to a noninverting input terminal of the operational amplifier AMP1 via the switch SW1B to form a feedback system. Thus, in the absence of the feedback system, even when there is much difference between an output impedance of the switch SW1A and an input impedance of the analog circuit 1, the level fluctuation of the signal given to the analog circuit 1 is suppressed by the feedback system.



LEGAL STATUS

[Date of request for examination]

07.10.1997

Date of sending the examiner's decision of

25.09.2001

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-112244

(43)公開日 平成11年(1999) 4月23日

(51) Int.Cl.⁶ H 0 3 F 3/181 識別記号

FΙ

H03F 3/181

A

審査請求 有 請求項の数6 OL (全 14 頁)

(21)出願番号

特願平9-274610

(22)出願日

平成9年(1997)10月7日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 齋藤 雅史

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72) 発明者 左近 篤

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 鈴木 弘男

(54) 【発明の名称】 半導体集積回路

(57) 【要約】

【課題】 コストの増加を招くことなく、アナログ回路 に入力される信号レベルの変動を抑えることである。

【解決手段】 選択信号 ø 1 がハイレベルになって、スイッチSW1Aがオンになると、同時にスイッチSW1Bもオンになる。これにより、演算増幅器AMP1の出力信号はスイッチSW1Aを通ってアナログ回路1に入力される。これと同時に、アナログ回路1の入力側の信号はスイッチSW1Bを通って演算増幅器AMP1の非反転入力端子に入力され、フィードバック系がおい場合に、スイッチSW1Aの出力インピーダンスとアナログ回路1の入力インピーダンスにかなりの差があっても、アナログ回路1に入力される信号のレベル変動を前記フィードバック系により抑えることができる。



【特許請求の範囲】

【請求項1】 反転入力端子に信号を入力して増幅する 演算増幅器と、

入力信号に対して各種処理を施す複数のアナログ回路 と、

前記複数のアナログ回路の任意の1つを選択して、前記 演算増幅器の出力信号を前記選択したアナログ回路に入 力する選択回路と、

前記選択回路によって選択されたアナログ回路の入力信号を前記演算増幅器の非反転入力端子にフィードバックする選択フィードバック回路とを具備することを特徴とする半導体集積回路。

【請求項2】 反転入力端子に信号を入力し、且つ任意に選択される複数の出力回路を有し、選択された出力回路から出力信号を出力する演算増幅器と、

前記演算増幅器からの複数の出力回路に1対1対応で接 続され、入力信号に対して各種処理を施す複数のアナロ グ回路と、

前記演算増幅器の出力信号が出力される出力回路に接続されているアナログ回路の入力信号を前記演算増幅器の 20 非反転入力端子にフィードバックする選択フィードバック回路とを具備することを特徴とする半導体集積回路。

【請求項3】 前記演算増幅器の複数の出力回路の中で、信号が出力される出力回路以外の残りの出力回路はハイインピーダンスになることを特徴とする請求項2に記載の半導体集積回路。

【請求項4】 演算増幅器と前記演算増幅器の出力とアナログ回路の入力間に接続された第1のスイッチと、前記演算増幅器の反転入力端子と前記アナログ回路の入力間に接続された第2のスイッチとを有し、

前記第1および第2のスイッチとアナログ回路は、任意 数有し、選択信号により、前記第1および12のスイッ チを制御し、任意数のアナログ回路のうち1つのアナロ グ回路に前記演算増幅器の出力を伝達することを特徴と する半導体集積回路。

【請求項5】 演算増幅器と演算増幅器の出力に接続されたアナログ回路と、 前記演算増幅器の反転入力端子と前記アナログ回路の入力間に接続された第3のスイッチとを有し、

前記第3のスイッチとアナログ回路と漬算増幅器の出力は、任意数有し、選択信号により、前記第3のスイッチと前記演算増幅器の出力を制御し、任意数のアナログ回路のうち1つのアナログ回路に前記演算増幅器の出力を伝達することを特徴とする半導体集積回路。

【請求項6】 上記演算増幅器はバイアス回路と差動増幅回路と任意数の出力回路を有し、

選択信号により前記出力回路を制御し、任意数の出力回路のうち1つの出力回路より信号出力し、他の出力回路の出力はハイインピーダンスになることを特徴とする請求項5に記載の半導体集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路に 関し、演算増幅器とその演算増幅器の出力を他の複数個 の回路に選択出力する選択回路を有する半導体集積回路 に関する。

2

[0002]

【従来の技術】従来、演算増幅器の出力を他の複数個の 回路に選択出力する選択回路を有する半導体集積回路の 10 構成は例えば図5に示す如くである。

【0003】図5に示した半導体集積回路は、演算増幅器AMP1と複数のアナログ回路1~nと複数のスイッチSW1~SWnを有している。

【0004】複数個のアナログ回路(アナログ回路1、アナログ回路2・・・・・アナログ回路n)は特に図示していないが、例えば音声等のアナログ信号の処理部で、利得増幅器、アクティブフィルタ、スイッチトキャパシタフィルタ、A/D変換器等により構成されている。

20 【0005】複数個のスイッチ(SW1、SW2・・・・・SWn)は、CMOSトランジスタで構成され、選択信号($\phi1\sim\phi$ n、 $\phi1\sim\phi$ n: $\phi1$ 、 $\phi1$ 等は反転の関係にある)により、複数個のスイッチ(SW1、SW2・・・・・SWn)のいずれかが導通する。

【0006】なお、本明細書中では反転信号を元信号に アンダーラインを付すことで示しているが、図面中で は、一般的用いられているように、元信号にトップバー を付すことによって反転信号を示していることを注釈し ておく。

30 【 0007 】 次に図 5 に示した半導体集積回路の動作を説明する。選択信号($\phi1\sim\phin$)のいずれかがハイレベルの時、そのスイッチは、オン状態となり、演算増幅器 AMP 1 の出力を次段のアナログ回路へ伝達する。他のスイッチは、オフ状態となり演算増幅器 AMP 1 の出力は、それらのアナログ回路へ伝達されず、前記スイッチがオンのアナログ回路 $1\sim n$ のいずれかに信号が伝達される。

【0008】アナログ信号を伝達する場合、前段のアナログブロックは低インピーダンス出力、次段のアナログブロックは、高インピーダンス入力が望ましい。即ち、Zout<<Zinの関係にあることが望ましい。但し、Zoutは前段のアナログブロックの出力インピーダンスで、Zinは次段のアナログブロックの入力インピーダンスである。

【0009】この演算増幅器AMP1のオープンループ 利得をAとすると、演算増幅器AMP1に入力されるレベルと次段のアナログ回路に入力される信号レベルの比 は、以下のように計算される。

【0010】図5において、Zoutは、SW1のイン 50 ピーダンスにほぼ等しい。Zinは、アナログ回路の入 3

カインピーダンスとすると、図 6 は図 7 に示すような等 価回路で表され、以下の関係が成り立つ。 [0011]

 $Vin \cdot sw1 \div (Zin + Zout) = Vout \cdot sw1$ (1)

 $Vout \cdot sw1 \div Vin \cdot sw1 = Zin \div (Zin + Zout)$ (2)

ここで、図6に示すようにAmp10の+端子の入力を Vin、Amp10の出力をVoutとすると、以下の 式が成り立つ。

[0012]

 $(Vin-Vout) \times A = VoutA$ (3) $VoutA \div VinA = 1 \div \{1+V \div A\}$ (4) ここで、 $Vout \cdot sw1 = Vin \cdot sw1$ であるか ち、(2)、(4) より、

 $LEVEL = (Vout \div VinA) \times (Vout \cdot s$ w1 ÷ Vinsw1)

この式を変形して、LEVEL= {1÷(1÷A+1)} × Zin÷(Zin+Zout) (5)となる。この(5)式における第1項は、演算増幅器AMP1のオープンループ利得Aが有限であることにより生じる利得誤差、第2項は入力インピーダンスZin、出力インピーダンスZoutにより生じる誤差である。

[0013]

【発明が解決しようとする課題】この従来の、演算増幅器AMP1の出力を他の複数個の回路に選択出力する選択回路(SW1~SWn)を有する半導体集積回路では、信号レベルに変動を生じるという問題点があった。即ち、スイッチ(SW1~SWn)は、オン状態で数kQのインピーダンスを有しており、次段のアナログブロックの入力インピーダンスを十分大きくできない場合、信号レベルに変動を生じる。

【0014】例えば、スイッチ(SW1、SW2・・・・・SWn)のインピーダンスZoutが5k Ω 、次段のアナログブロックの入力インピーダンスZinを50k Ω 、AMP1のオープンループ利得Aを1000倍とした場合、演算増幅器AMP1の入力レベルと次段のアナログ回路に入力される信号レベルの比は、(5)式より、

LEVEL= $\{1 \div (1 \div 1000) + 1\} \times 50 \times 1$ $0^{3} \div (50 \times 10^{3} + 5 \times 10^{3}) = 0.99900$ 1×0.99991

となり、演算増幅器AMP1の利得誤差で0.1%、入 40 カインピーダンスZin、出力インピーグンスZout の影響で約9%、合計で約9%の誤差が生じる。

【0015】この誤差をを小さくするためには、Zoutを小さくしなければならない。図5の場合、次段のアナログブロックの入力インピーダンスに対しスイッチ(SW1、SW2・・・・・SWn)は十分小さなインピーダンスにする必要があり、必然的にスイッチを形成するトランジスタのチャネル幅を大きくしなければならない。この結果、チップサイズの増加、即ちコストの増加を招くという問題点があった。

【0016】上述した例において、入力インピーダンス Zin、出力インピーダンスZoutの影響を0.1% にするためには、スイッチのインピーダンスを50Qに する。即ち、スイッチ(SW1、SW2・・・・・・S Wn)を構成するトランジスタのチャネル幅を100倍 にしなければならず、これらトランジスタの製造コストが非常に高くなってしまう。

4

【0017】本発明は、上述の如き従来の課題を解決するためになされたもので、コストの増加を招くことなく、アナログ回路に入力される信号レベルの変動を抑えることができる半導体集積回路を提供することである。 【0018】

【課題を解決するための手段】上記目的を達成するために、請求項1の発明は、反転入力端子に信号を入力して増幅する演算増幅器と、入力信号に対して各種処理を施って複数のアナログ回路と、前記複数のアナログ回路の任意の1つを選択して、前記演算増幅器の出力信号を前記選択したアナログ回路に入力する選択回路と、前記選択回路によって選択されたアナログ回路の入力信号を前記演算増幅器の非反転入力端子にフィードバックする選択フィードバック回路とを具備することを特徴とする。

【0019】このような構成により、選択回路が複数のアナログ回路の中の一つを選択すると、演算増幅器の出力は選択されたアナログ回路に入力される。これと共に、前記第2の選択フィードバック回路により前記選択30 されたアナログ回路の入力側が前記演算増幅器の非反転入力端子に接続されてフィードバック系が形成される。このフィードバック系により選択回路の出力インピーダンスとアナログ回路の入力インピーダンスとの間に大きな段差があっても、前記アナログ回路に入力される信号のレベル変動が抑えられる。

【0020】請求項2の発明は、反転入力端子に信号を入力し、且つ任意に選択される複数の出力回路を有し、選択された出力回路から出力信号を出力する演算増幅器と、前記演算増幅器からの複数の出力回路に1対1対応で接続され、入力信号に対して各種処理を施す複数のアナログ回路と、前記演算増幅器の出力信号が出力信号が出力回路に接続されているアナログ回路の入力信号を制記演算増幅器の非反転入力端子にフィードバックする選択フィードバック回路とを具備することを特徴とする。【0021】このような構成により、演算増幅器のつの出力回路が選択されて、この出力回路に接続されるアナログ回路に信号が入力されると、選択フィードバック回路により前記信号が入力されるアナログ回路の入力側が前記演算増幅器の非反転入力端子に接続されてフィードバック系が形成される。このフィードバック系により

5

演算増幅器の出力インピーダンスとアナログ回路の入力 インピーダンスとの間に大きな段差があっても、前記ア ナログ回路に入力される信号のレベル変動が抑えられ ス

【0022】請求項3の発明は、前記演算増幅器の複数の出力回路の中で、信号が出力される出力回路以外の残りの出力回路はハイインピーダンスになることを特徴とする。 請求項4の発明は、演算増幅器と前記演算増幅器の出力とアナログ回路の入力間に接続された第1のスイッチと、前記演算増幅器の反転入力端子と前記アナログ回路の入力間に接続された第2のスイッチとを有し、前記第1および第2のスイッチとアナログ回路は、任意数有し、選択信号により、前記第1および12のスイッチを制御し、任意数のアナログ回路のうち1つのアナログ回路に前記演算増幅器の出力を伝達することを特徴とする。

【0023】請求項5の発明は、演算増幅器と演算増幅器の出力に接続されたアナログ回路と、前記演算増幅器の反転入力端子と前記アナログ回路の入力間に接続された第3のスイッチとを有し、前記第3のスイッチとアナログ回路と演算増幅器の出力は、任意数有し、選択信号により、前記第3のスイッチと前記演算増幅器の出力を制御し、任意数のアナログ回路のうち1つのアナログ回路に前記演算増幅器の出力を伝達することを特徴とする。

【0024】請求項6の発明は、上記演算増幅器はバイアス回路と差動増幅回路と任意数の出力回路を有し、選択信号により前記出力回路を制御し、任意数の出力回路のうち1つの出力回路より信号出力し、他の出力回路の出力はハイインピーダンスになることを特徴とする。

[0025]

【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて説明する。図1は、本発明の半導体集積回路の第1の実施の形態の構成を示すブロック図である。本例の半導体集積回路は、演算増幅器AMP1の後段に、選択スイッチSW1A~SWnAを介してアナログ回路1~nを接続しており、又、前記演算増幅器AMP1の非反転入力端子を選択スイッチSW1B~SWnBを介して前記アナログ回路1~nの入力側に接続している。

但し、従来例を示した図5と同一箇所については同一符 号を記し、説明は省略する。

【0026】この第1の実施例は、演算増幅器と複数のアナログ回路と複数のスイッチを有している。複数個のアナログ回路(アナログ回路1、アナログ回路2・・・・・アナログ回路n)は特に図示していないが、例えば音声等のアナログ信号の処理部で、利得増幅器、アクティブフィルタ、スイッチトキャパシタフィルタ、A/D変換器等により構成されている。

(O 【0027】複数個のスイッチ(SW1A-SWnA、SW1B~SWnB)は、CMOSトランジスタで構成され、選択信号(φ1~φn、φ1~φn)により、複数個のスイッチ(SW1A~SWnA、SW1B~SWnB)のうち1組が選択され、演算増幅器の帰還(フィードバック)ループを形成する。

【0028】次に図1に示した半導体集積回路の動作を説明する。選択信号(φ1~φn)のいずれかがハイレベルの時、そのスイッチは、オン状態となり演算増幅器 AMP1の出力を次段のアナログ回路へ伝達する。他のスイッチは、オフ状態となり演算増幅器 AMP1の出力は、これら次段のアナログ回路へ伝達されないため、結局、アナログ回路1~nのいずれかに信号が伝達される。

【0029】例えば、スイッチ($SW1A\sim SWnA$ 、 $SW1B\sim SWnB$)のインピーダンスをZout=5 k Ω 、次段のアナログブロックの入力インピーダンスを Zin=50 k Ω 、AMP1のオープンループ利得をA =1000倍とした場合、信号レベルの変動は、以下に述べるように計算することができる。

30 【0030】図2は図1のアンプ1がアナログ回路1に接続された時の等価回路である。Zoutは、SW1のインピーダンスにほぼ等しい。Zinは、アナログ回路の入力インピーダンスとする。Aはアンプ10の増幅率、Vinはアンプ10の+端子の入力で、アンプ10の出力Vaである。

[0031]

図2にて、
$$Va = I \cdot (Zout + Zin)$$
 (6)
 $Vout = I \cdot Zin$ (7)

(6)、(7)式から

 $Va = Vout \cdot (Zout + Zin) \div Zin$ (8)

-方、(Vin-Vout)A=Va (9)

(8) を (9) 式に代入する。

[0032]

 $AVin-AVout=Vout \cdot Zout \div Zin+Vout$ (10)

(10) 式を変形すると、

 $V \circ u \ t \div V \ i \ n = A \div \{ (Z \circ u \ t \div Z \ i \ n) + 1 + A \}$ (11)

となり、更に変形して、

 $= Z i n \div \{ (1+A) \div A \} \times \{ Z ou t \div (1+A) + Z i n \}$ (12)

LEVEL = Z i n ÷ [$(1 \div A + 1) \times \{Z \text{ o u t} \div (1 + A) + Z \text{ i n} \}$] = $[1 \div \{1 \div 1 \text{ 0 0 0} + 50 \text{ 1} \}] \times 5 \text{ 0} \times 1 \text{ 0}^3 \div \{ (5 \times 1 \text{ 0}^3 \div (1 + 1 \text{ 0 0}) + 1 \text{ 0}^3 +$

【0033】Vout÷VinはLEVELに相当するから、

となる。

 $0) + 50 \times 10^{3} \} = 0. 999001 \times 0. 999$ 900

となり、演算増幅器の利得誤差で0.1%、入力インピ ーダンス2in、出力インピーダンス2outの影響で 約0.01%小さくなり、入力インピーダンス、出力イ ンピーダンスの影響はほとんどない。

【0034】本実施の形態によれば、例えば選択信号 φ 1がハイレベルになると、スイッチSW1A, SW1B がオンになり、演算増幅器AMP1の出力信号はアナロ グ回路1に入力されると共に、演算増幅器AMP1の非 反転入力端子にフィードバックされることによって、ア ナログ回路1の入力インピーダンスとスイッチSW1А の出力インピーダンスの影響をなくし、アナログ回路1 へ入力される信号レベルの変動を抑えることができる。 また、本例は、上記効果を得る上で、スイッチSW1B ~SWnBを設けて、フィードバック系を形成できる構 成にすれば良く、回路のコストを上昇させることはな

【0035】図3は本発明の第2の実施の形態に関わる 半導体集積回路を示すブロック図である。本例の半導体 集積回路は、演算増幅器AMP2からでる複数の出力端 子1~nの後段に、アナログ回路1~nを接続してお り、又、前記演算増幅器AMP2の非反転入力端子を選 択スイッチSW1B~SWnBを介して前記アナログ回 路1~nの入力側に接続している。

【0036】次に本実施の形態の動作について説明す る。演算増幅器AMP2の複数の出力端子(出力1~出 カn)は、それぞれのアナログ回路(アナログ回路1~ アナログ回路n)に接続され、選択信号(φ1~φn、 φ1~φn) により1組が選択される。さらに複数個の スイッチ (SW1B~SwnB) は、CMOSトランジ スタで構成され、選択信号 (φ1~φn、φ1~φn) により、複数個のスイッチ(SW1B~SWnB)のう ち1組が選択され、演算増幅器AMP1の帰還ループを 形成する。

【0037】選択信号 (φ1~φn) のいずれかがハイ レベルの時、選択されたアナログ回路に接続されている 演算増幅器AMP2の出力端子から、出力信号が出力さ れる。そして、帰還ループ内のスイッチがオン状態とな り、帰還ループが形成される。 選択されないアナログ 回路に接続されている演算増幅器AMP2の出力端子 は、ハイインピーダンス状態となり、次段のアナログ回 路へ出力信号は伝達されず、また帰還ループ内のスイッ チもオフ状態となり、帰還ループが形成されない。

【0038】これより、選択された、次段のアナログ回 路からみた演算増幅器AMP2の出力インピーダンス2 outは、スイッチを介してないため、ほぼ $O[\Omega]$ と なる。よって、信号レベルの変動なく、信号を伝達でき

詳細構成例を示した回路図である。バイアス回路6と差 動増幅回路7と複数個の出力回路11、13、15を有 し、第1の出力回路11は、差動増幅回路7の出力と、 Pチャネル絶縁ゲート型電界効果型トランジスタ(以下 PチャネルMISトランジスタと記す) P11のゲート 電極との間に、スイッチとして、ゲート電極に選択信号 φ1を接続したPチャネルMISトランジスタP13が 挿入され、差動増幅回路7の出力と、第1の位相補償容 量12の入力との問に、スイッチとして、ゲート電極に 10 選択信号 φ 1 の反転信号 φ 1 を接続した P チャネル M I SトランジスタP14が挿入され、高位電源端子1と、 PチャネルMISトランジスタP11のゲート電極との

間に、スイッチとして、ゲート電極に選択信号

の1を接 続したPチャネルMISトランジスタP15が挿入さ れ、バイアス回路6の出力と、NチャネルMISトラン ジスタN12のゲート電極との間に、スイッチとして、 ゲート電極に選択信号 ø 1 を接続したNチャネルMIS トランジスタN16が挿入され、低位電源端子2と、N チャネルMISトランジスタN12のゲート電極との間 に、スイッチとして、ゲート電極に選択信号 φ 1 を接続 したNチャネルMISトランジスタN17が挿入されて

【0040】第2の出力回路13から第nの出力回路1 5は、第1の出力回路11と同一構成であるため、説明 は省略する。

構成されている。

【0041】以下、本実施例の演算増幅器の動作につい て説明する。動作条件として、一つの出力回路のみが選 択されるため、第1の出力回路11のみを選択した時を 例として、φ1がハイレベル、φ2~φnがローレベル 30 となる時を説明する。

【0042】第1の出力回路11のPチャネルMISト ランジスタP13、P14、NチャネルMISトランジ スタN16はオン状態となり、PチャネルMISトラン ジスタP15、NチャネルMISトランジスタN17、 はオフ状態となる。第2の出力回路13~第nの出力回 路15の、PチャネルMISトランジスタP25~Pn 5、NチャネルMISトランジスタN27~Pn7、は オン状態となり、PチャネルMISトランジスタP23 ~Pn3、P24~Pn4、NチャネルMISトランジ 40 スタN16~Nn6はオフ状態となる。

【0043】これより、差動増幅回路7の出力は、第1 の出力回路11のPチャネルMISトランジスタP11 のゲート電極と、第1の位相補償回路12に入力され、 バィアス回路6の出力は、第1の出力回路11のNチャ ネルMISトランジスタP12のゲート電極に入力され ので第1の出力回路11の出力端子17に、第1のアナ ログ回路への信号が出力される。

【0044】そして、第2の出力回路13~第nの出力 回路15のPチャネルMISトランジスタP21~Pn 【0039】図4は図3に示した演算増幅器AMP2の 50 1のゲート電極には、高位電源が接続され、Nチャネル MISトランジスタN22~Nn2のゲート電極には、低位電源が接続され、第2の位相補償回路14~第nの位相補償回路16には、PチャネルMISトランジスタP14がオフ状態となり信号が伝達されないため、第2の出力回路13~第nの出力回路15の出力端子18~出力端子19は、ハイインピーダンス状態となる。

【0045】よって、唯ひとつ選択された出力回路から、次段のアナログ回路へ信号が出力され、選択されない出力回路は、ハイインピーダンス状態となる演算増幅器となる。

【0046】本実施の形態によれば、例えば選択信号 ϕ 1がハイレベルになると、SW1Bがオンになり、演算 増幅器AMP2の出力信号は出力端子1からアナログ回路1に入力されると共に、演算増幅器AMP1の非反転入力端子にフィードバックされることによって、アナログ回路1の入力インピーダンスとスイッチSW1Aの出力インピーダンスの影響をなくし、アナログ回路1へ入力される信号レベルの変動を抑えることができる。特に本例では、演算増幅器AMP2の出力側がスイッチを介さずアナログ回路1へ接続され、演算増幅器AMP2の出力インピーダンスZoutは、スイッチを介してないため、ほぼ0[Ω]となり、僅かのフィードバック量にて、上記効果を得ることができると共に、フィードバックをなくしても、前記信号レベルの変動を抑えることができる。

[0047]

【発明の効果】以上詳細に説明したように、本発明の半 導体集積回路によれば、コストの増加を招くことなく、 アナログ回路に入力される信号レベルの変動を抑えるこ とができる

10

【図面の簡単な説明】

【図1】本発明の第1の実施例に係わる半導体集積回路 を示すブロック図である。

【図2】図1に示した回路の一部等価回路である。

10 【図3】本発明の第2の実施例に係わる半導体集積回路 を示すブロック図である。

【図4】図3に示した回路の詳細例を示した回路図である。

【図5】従来の半導体集積回路の構成例を示したプロック図である。

【図6】図5に示した回路の一部等価回路である。

【図7】図5に示した部分回路図である。

【符号の説明】

AMP1、AMP2:演算増幅器

20 SW1~SWn:スイッチ


SW1A~SWnA:スイッチ

SW1B~SWnB:スイッチ


φ 1 ~ φ n : 選択信号φ 1 ~ φ n : 選択信号

アナログ回路1~n:アナログ回路

【図2】




【図7】




Zout Zin
Vin · SW1


【図1】



٠


【図3】





.

【図5】



【手続補正書】

【提出日】平成9年10月27日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 <u>非反転入力端子</u>に信号を入力して増幅する演算増幅器と、

入力信号に対して各種処理を施す複数のアナログ回路 と、

前記複数のアナログ回路の任意の1つを選択して、前記 演算増幅器の出力信号を前記選択したアナログ回路に入 力する選択回路と、 前記選択回路によって選択されたアナログ回路の入力信号を前記演算増幅器の<u>反転入力端子</u>にフィードバックする選択フィードバック回路とを具備することを特徴とする半導体集積回路。

【請求項2】 <u>非反転入力端子</u>に信号を入力し、且つ任意に選択される複数の出力回路を有し、選択された出力回路から出力信号を出力する演算増幅器と、

前記演算増幅器からの複数の出力回路に1対1対応で接 続され、入力信号に対して各種処理を施す複数のアナロ グ回路と、

前記演算増幅器の出力信号が出力される出力回路に接続されているアナログ回路の入力信号を前記演算増幅器の 反転入力端子にフィードバックする選択フィードバック 回路とを具備することを特徴とする半導体集積回路。

【請求項3】 前記演算増幅器の複数の出力回路の中で、信号が出力される出力回路以外の残りの出力回路はハイインピーダンスになることを特徴とする請求項2に記載の半導体集積回路。

【請求項4】 演算増幅器と、

前記演算増幅器の出力とアナログ回路の入力間に接続された第1のスイッチと、

前記演算増幅器の反転入力端子と前記アナログ回路の入力間に接続された第2のスイッチとを有し、

前記第1および第2のスイッチとアナログ回路は、任意数有し、選択信号により、前記第1および<u>第2</u>のスイッチを制御し、任意数のアナログ回路のうち1つのアナログ回路に前記演算増幅器の出力を伝達することを特徴とする半導体集積回路。

【請求項5】 演算増幅器と演算増幅器の出力に接続されたアナログ回路と、 前記演算増幅器の反転入力端子と前記アナログ回路の入力間に接続された第3のスイッチとを有し、

前記第3のスイッチとアナログ回路と<u>前記演算</u>増幅器の 出力を任意数有し、選択信号により、前記第3のスイッ チと前記演算増幅器の出力を制御し、任意数のアナログ 回路のうち1つのアナログ回路に前記演算増幅器の出力 を伝達することを特徴とする半導体集積回路。

【請求項6】 上記演算増幅器はバイアス回路と差動増幅回路と任意数の出力回路を有し、

選択信号により前記出力回路を制御し、任意数の出力回路のうち1つの出力回路より信号出力し、他の出力回路の出力はハイインピーダンスになることを特徴とする請求項5に記載の半導体集積回路。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】 0 0 0 9

【補正方法】変更

【補正内容】

/【0009】この演算増幅器AMP1のオープンループ 利得をAとすると、演算増幅器AMP1に入力されるレ ベルと次段のアナログ回路に入力される信号レベルの比 LEVELは、以下のように計算される。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0010

【補正方法】変更

【補正内容】

【0010】図5において、Zoutは、SW1のインピーダンスにほぼ等しい。Zinは、アナログ回路の入力インピーダンスとすると、図5は図6に示すような等価回路で表され、以下の関係が成り立つ。

(3)

(4)

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0011

 $(V i n - V o u t) \times A = V o u t$

 $V \circ u \ t \div V \ i \ n = 1 \div \{1 + 1 \div A\}$

ここで、Vout = Vinsw1であるから、(2)、

【補正方法】変更

【補正内容】

[0011]

[0012]

$$\underline{V \text{ i n s w 1}} \div (Z \text{ i n} + Z \text{ o u t}) = \underline{V \text{ o u t s w 1}} \div Z \text{ i n}$$

$$\underline{V \text{ o u t s w 1}} \div V \text{ i n s w 1} = Z \text{ i n} \div (Z \text{ i n} + Z \text{ o u t})$$
(2)

ここで、図7に示すようにAmp1の非反転入力端子の入力をVin、Amp1の出力をVoutとすると、以下の式が成り立つ。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0012

【補正方法】変更

【補正内容】

この式を変形して、

 $LEVEL = \{1 \div (1 \div A + 1)\} \times Z i n \div (Z i n + Z o u t)$ 5)

となる。この(5)式における第1項は、演算増幅器AMP1のオープンループ利得Aが有限であることにより生じる利得誤差、第2項は入力インピーダンスZin、出力インピーダンスZoutにより生じる誤差である。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0014

【補正方法】変更

【補正内容】

【0014】例えば、スイッチ(SW1、SW2・・・・・SWn)のインピーダンス $Zoutin5k\Omega$ 、次段のアナログプロックの入力インピーダンスZin5000 $k\Omega$ 、AMP1のオープンループ利得Aを1000倍とした場合、演算増幅器AMP1の入力レベルと次段のアナログ回路に入力される信号レベルの比は、(5)式より、

LEVEL= $\{1 \div (1 \div 1000 + 1)\} \times 50 \times 10^3 \div (50 \times 10^3 + 5 \times 10^3) = 0.99900$ 1 × 0.909091

となり、演算増幅器AMP1の利得誤差で0.1%、入力インピーダンスZin、出力インピーグンスZoutの影響で約9%、合計で約9%の誤差が生じる。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 5

【補正方法】変更

【補正内容】

【0015】この誤差を小さくするためには、Zoutを小さくしなければならない。図5の場合、次段のアナログブロックの入力インピーダンスに対しスイッチ(SW1、SW2・・・・・SWn)は十分小さなインピーダンスにする必要があり、必然的にスイッチを形成するトランジスタのチャネル幅を大きくしなければならない。この結果、チップサイズの増加、即ちコストの増加を招くという問題点があった。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】0018

【補正方法】変更

【補正内容】

[0018]

【課題を解決するための手段】上記目的を達成するために、請求項1の発明は、非反転入力端子に信号を入力して増幅する演算増幅器と、入力信号に対して各種処理を施す複数のアナログ回路と、前記複数のアナログ回路の任意の1つを選択して、前記演算増幅器の出力信号を前記選択したアナログ回路に入力する選択回路と、前記選択回路によって選択されたアナログ回路の入力信号を前記演算増幅器の反転入力端子にフィードバックする選択フィードバック回路とを具備することを特徴とする。

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】 0 0 1 9

【補正方法】変更

【補正内容】

【0019】このような構成により、選択回路が複数のアナログ回路の中の一つを選択すると、演算増幅器の出力は選択されたアナログ回路に入力される。これと共

に、前記第2の選択フィードバック回路により前記選択されたアナログ回路の入力側が前記演算増幅器の反転入力端子に接続されてフィードバック系が形成される。このフィードバック系により選択回路のインピーダンスがアナログ回路の入力インピーダンスに比較し充分小さくなくとも前記アナログ回路に入力される信号のレベル変動が抑えられる。

【手続補正10】

【補正対象書類名】明細書

【補正対象項目名】0020

【補正方法】変更

【補正内容】

【0020】請求項2の発明は、非反転入力端子に信号を入力し、且つ任意に選択される複数の出力回路を有し、選択された出力回路から出力信号を出力する演算増幅器と、前記演算増幅器からの複数の出力回路に1対1対応で接続され、入力信号に対して各種処理を施す複数のアナログ回路と、前記演算増幅器の出力信号が出力される出力回路に接続されているアナログ回路の入力信号を前記演算増幅器の反転入力端子にフィードバックする選択フィードバック回路とを具備することを特徴とする。

【手続補正11】

【補正対象書類名】明細書

【補正対象項目名】 0 0 2 1

【補正方法】変更

【補正内容】

【0021】このような構成により、演算増幅器の一つの出力回路が選択されて、この出力回路に接続されるアナログ回路に信号が入力されると、選択フィードバック回路により前記信号が入力されるアナログ回路の入力側が前記演算増幅器の非反転入力端子に接続されてフィードバック系が形成される。このフィードバック系により演算増幅器のインピーダンスがアナログ回路の入力インピーダンスに比較し充分小さくなくとも前記アナログ回路に入力される信号のレベル変動が抑えられる。

【手続補正12】

【補正対象書類名】明細書

【補正対象項目名】 0 0 2 2

【補正方法】変更

【補正内容】

【0022】請求項3の発明は、前記演算増幅器の複数の出力回路の中で、信号が出力される出力回路以外の残りの出力回路はハイインピーダンスになることを特徴とする。請求項4の発明は、演算増幅器と、前記演算増幅器の出力とアナログ回路の入力間に接続された第1のスイッチと、前記演算増幅器の反転入力端子と前記アナログ回路の入力間に接続された第2のスイッチとを有し、前記第1および第2のスイッチとアナログ回路は、任意数有し、選択信号により、前記第1および第2のスイッ

チを制御し、任意数のアナログ回路のうち1つのアナログ回路に前記演算増幅器の出力を伝達することを特徴とする。

【手続補正13】

【補正対象書類名】明細書

【補正対象項目名】 0 0 2 3

【補正方法】変更

【補正内容】

【0023】請求項5の発明は、演算増幅器と演算増幅器の出力に接続されたアナログ回路と、前記演算増幅器の反転入力端子と前記アナログ回路の入力間に接続された第3のスイッチとを有し、前記第3のスイッチとアナログ回路と前記演算増幅器の出力を任意数有し、選択信号により、前記第3のスイッチと前記演算増幅器の出力を制御し、任意数のアナログ回路のうち1つのアナログ回路に前記演算増幅器の出力を伝達することを特徴とする。

【手続補正14】

【補正対象書類名】明細書

【補正対象項目名】0025

【補正方法】変更

【補正内容】

[0025]

【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて説明する。図1は、本発明の半導体集積回路の第1の実施の形態の構成を示すプロック図である。本例の半導体集積回路は、演算増幅器AMP1の後段に、

選択スイッチSW1A~SWnAを介してアナログ回路 1~nを接続しており、又、前記演算増幅器AMP1の 反転入力端子を選択スイッチSW1B~SWnBを介し て前記アナログ回路1~nの入力側に接続している。但 し、従来例を示した図5と同一箇所については同一符号 を記し、説明は省略する。

【手続補正15】

【補正対象書類名】明細書

【補正対象項目名】 0030

【補正方法】変更

【補正内容】

【0030】図2は図1のアンプ1がアナログ回路1に接続された時の等価回路である。Zoutは、SW1のインピーダンスにほぼ等しい。Zinは、アナログ回路の入力インピーダンスとする。Aはアンプ1の増幅率、Vinはアンプ1の非反転入力端子の入力で、Vaはアンプ1の出力である。

【手続補正16】

【補正対象書類名】明細書

【補正対象項目名】 0031

【補正方法】変更

【補正内容】

[0031]

図2にて、 $Va = I \times (Z \text{ ou } t + Z \text{ i } n)$ (6) $V \text{ ou } t = I \times Z \text{ i } n$ (7)

(6)、(7)式から

$$V = V \circ u t \times (Z \circ u t + Z i n) \div Z i n$$
 (8)

(8)を(9)式に代入する。

【手続補正17】

【補正対象書類名】明細書

【補正対象項目名】 0 0 3 2

(9) 【補正方法】変更

【補正内容】

[0032]

$$A \times V \text{ i } n - A \times V \text{ o } u \text{ } t = V \text{ o } u \text{ } t \times Z \text{ o } u \text{ } t \div Z \text{ i } n + V \text{ o } u \text{ } t$$

$$(1)$$

(10) 式を変形すると、

一方、(Vin-Vout)×A=Va

Vou $t \div V i n = A \div \{ (Z \circ u t \div Z i n) + 1 + A \}$ (11)

となり、更に変形して、

 $=Z i n \div [\{ (1+A) \div A \} \times \{ Z o u t. \div (1+A) + Z i n \}]$ (12) となる。

【手続補正18】

【補正対象書類名】明細書

【補正対象項目名】0034

【補正方法】変更

【補正内容】

【0034】本実施の形態によれば、例えば選択信号 ϕ 1がハイレベルになると、スイッチSW1A, SW1B がオンになり、演算増幅器AMP1の出力信号はアナログ回路1に入力されると共に、演算増幅器AMP1の<u>反</u>転入力端子にフィードバックされることによって、アナ

ログ回路1の入力インピーダンスとスイッチSW1Aの出力インピーダンスの影響をなくし、アナログ回路1へ入力される信号レベルの変動を抑えることができる。また、本例は、上記効果を得る上で、スイッチSW1B~SWnBを設けて、フィードバック系を形成できる構成にすれば良く、回路のコストを上昇させることはない。

【手続補正19】

【補正対象書類名】明細書

【補正対象項目名】 0 0 3 6

【補正方法】変更

【補正内容】

【0036】次に本実施の形態の動作について説明する。演算増幅器AMP2の複数の出力端子(出力 $1\sim$ 出力n)は、それぞれのアナログ回路(アナログ回路 $1\sim$ アナログ回路n)に接続され、選択信号(ϕ 1 \sim ϕ n、 ϕ 1 \sim ϕ n)により1組が選択される。さらに複数個のスイッチ(SW1B \sim SwnB)は、CMOSトランジスタで構成され、選択信号(ϕ 1 \sim ϕ n、 ϕ 1 \sim ϕ n)により、複数個のスイッチ(SW1B \sim SWnB)のうち1組が選択され、演算増幅器AMP2の帰還ループを形成する。

【手続補正20】

【補正対象書類名】明細書

【補正対象項目名】 0 0 4 2

【補正方法】変更

【補正内容】

【0042】第1の出力回路11のPチャネルMISトランジスタP13、P14、NチャネルMISトランジスタN16はオン状態となり、PチャネルMISトランジスタN17は、オフ状態となる。第2の出力回路13~第nの出力回路15の、PチャネルMISトランジスタP25~Pn5、NチャネルMISトランジスタN27~Pn7、はオン状態となり、PチャネルMISトランジスタP23~Pn3、P24~Pn4、NチャネルMISトランジスタN16~Nn6はオフ状態となる。

【手続補正21】

【補正対象書類名】明細書

【補正対象項目名】 0 0 4 6

【補正方法】変更

【補正内容】

【0046】本実施の形態によれば、例えば選択信号φ1がハイレベルになると、SW1Bがオンになり、演算増幅器AMP2の出力信号は出力端子1からアナログ回路1に入力される。特に本例では、演算増幅器AMP2の出力側がスイッチを介さずアナログ回路1へ接続され、演算増幅器AMP2の出力インピーダンスZoutは、スイッチを介してないため、ほぼ0 [Ω] となり、信号レベルの変動を抑えることができる。

【手続補正22】

【補正対象書類名】明細書

【補正対象項目名】図4

【補正方法】変更

【補正内容】

【図4】図3に示した回路の<u>演算増幅器の</u>詳細例を示した回路図である。

【手続補正23】


【補正対象書類名】図面

【補正対象項目名】図2

【補正方法】変更

【補正内容】

【図2】



【手続補正24】


【補正対象書類名】図面

【補正対象項目名】図6

【補正方法】変更

【補正内容】

【図6】



【手続補正25】

【補正対象書類名】図面

【補正対象項目名】図7

【補正方法】変更

【補正内容】

【図7】

